Spezifikation, Simulation und Validierung von Prozessoren

In vielen Bereichen werden Spezialanwendungen mit hohen Anspruchen an die Hardware entwickelt.

Dabei ist es sinnvoll, neben der Software- und Compileroptimierung auch die Prozessoren zu optimieren. Dieses Buch tragt dazu bei, die Entwickler bei dem Entwurf von Prozessoren zu unterstutzen.

Das fur diesen Zweck entwickelte Werkzeugsystem beschreibt die visuelle domanenspezifische Sprache ViCE-UPSLA fur den Entwurf von Prozessoren. Mittels integrierter Generatoren im Werkzeugsystem konnen wahlweise zyklengenaue Mikroarchitektur- oder Instruktionssatzsimulatoren aus einer Spezifikation vollstandig generiert werden. Ein weiterer Schwerpunkt dieses Buches liegt in der Validierung der Entwurfe.

Die dynamischen Validierungsmethoden greifen die Konzepte aus dem modellbasierten Testen auf, indem aus der Prozessorspezifikation Testfalle fur die dynamische Validierung automatisch generiert werden.

Fur Entwurf und Bearbeitung der Testfalle wird eine weitere visuelle Spezifikationssprache vorgestellt.

Die Sprache sowie die Methoden zur automatischen Testfallgenerierung werden in diesem Buch erlautert.